내년에 32nm 출시! 인텔 연구원이 제조공정에 대해 말한다.

올해는 인텔이 창업 40주년이 되는 해입니다.  또한 인텔이 중국에 연구센터(ICRC)를 설립하지 10주년이 되는 해 이기도 하며, 아마도 여러분들이 여기서 들은 단어중 가장 많이 듣게 된 단어는 "창조" 일 것입니다. 또한 인텔의 tick-tock 방식 역시 귀가 아플정도로 들어왔을 것입니다. 바로 2년주기로 공정이 바뀌고 아키텍처가 대체되는 방식 말입니다. 
하지만 외부에서 들려오는 이미 나노공정은 한계에 달했다는 소리들 역시 무시할수 없는 입장이며,  언젠가는 한번쯤 무어의 법칙이 깨질때가 되지 않을까요?

2008년 10월 22일 오후, 인텔은 한차례 제조공정에 관해 매체와 소통하는 시간을 마련했습니다.
인텔 회사의 기술과 제조사업 부문의 고급연구원 겸  제조공정 아키텍처와 집적생산 부문 책임자 마크 T 보어（Mark T. Bohr）는 우리들에게 인텔의 제조공정 기술, 연구 영역에 있었던 가장 최근의 진전과 미래에 나타날 영향에 대해 소개 하는 시간을 가졌으며, 인텔이 어떻게 무어의 법칙을 따르고 있는지 설명해 주었습니다. 

인텔 회사의 기술과 제조사업 부문의 고급연구원 겸  제조공정 아키텍처와 집적생산 부문 책임자 마크 T 보어（Mark T. Bohr）

마크 T 보어（Mark T. Bohr ）는 현재 인텔의 기술과 제조사업 부문의 고급연구원 겸  제조공정 아키텍처와 집적생산 부문을 감독하는 사람 입니다.  현재 오리건주의 Hillsboro 시에 있는 인텔의 논리기술개발부문에서 고급 논리 기술의 제조공정 개발활동을 지휘하는 일을 하고 있습니다.
마크T보어는 1978년 인텔에 입사하여, 줄곧 수많은 D RAM, S RAM 과 프로세서를 제조하는 기술과  부품설계 작업들을 해왔는데, 그가 개발한 기술들을 이야기 하자면 : 1981년 인텔이 처음으로 CMOS 기술을 출시, 1983년 전세계 최초로 CMOS DRAM 기술 개발, 1992년 인텔의 제 첫번째 BiCMOS 논리기술 개발, 변형 실리콘 트랜지스터 및 구리와 LOW-K 를 서로 연결하는 기술을 사용하여 90나노 와 65나노 논리 기술 개발,  그리고 아울러 최근엔 Hight-K 메탈 게이트로 트랜지스터를 만드는 45nm 논리기술을 개발 했습니다.

이런 사람과 제조공정에 관한 소통을 하다니 우리들은 매우 흥분 됩니다.

● Hight-K 개전질+금속 게이트의 트랜지스터로 무어의 법칙을 뛰어 넘다. 

몇년동안 인텔이 만든것중 가장 두드러지는 것은 바로 45나노 하이K 금속 게이트 기술 입니다.
이전의 65nm 트랜지스터는 이산화규소로 만들어 졌으며 공정이 작아질수록 얇아 졌습니다. 최후에 1.2nm로 얇아 졌을때는 더이상 더 얇게 만들수가 없게 되었고,  또한 너무 얇으면 전기가 누전될 소지가 다분합니다.
그런 까닭에, 45nm 트랜지스터 에는 기존과는 다른 새로운 구조를 사용 했습니다. 이 다른구조는 재료가 특별한데, 기존의 이산화규소를 사용하지 않고, 절연성이 있는 재료인 하이K 개전질을 사용한 것입니다. 그래서 이제부터는 많은 량의 이산화규소를 사용하지 않고, 약간의 금속재료를 사용하게 됐습니다.
이렇게 되어 트랜지스터의 게이트가 너무 얇더라도 누전되던 문제가 해결되었으며, 인텔의 지난 40년 이래 트랜지스터의 개념을 가장 크게 변화시킨 발전이 된 것입니다. 이로 인해 무어의 법칙 역시 그대로 지켜질수 있게 됐고, 앞으로도 이렇한 힘든 발전을 계속 해야 무어의 법칙을 실현할수 있게 됩니다.

*주석 [개전질 (個電質) : 전개질 (電個質) 또는 유전체 (誘電體) 라고 하며, 전류에 있어서 저항성을 가지는 물질. 설령 진공상태 라도 역시 좋은 개질성(個質性) 을 갖는다.]

 

● 실리콘 기술의 연구는 5개의 단계가 필요함.

그렇다면 인텔 내부에서  “창조” 란 방식은 5개의 단계를 거쳐 실현된다고 보면 되겟습니다.


제 1단계는 초기연구단계 입니다.  여기서 주된 작업은 여러가지 아이디어나 생각들을 선택하고, 쓸수있는 것을 확정하여, 기술로 만듭니다.

제 2단계는 탐구단계 입니다. 이 단계는 연구부문과 개발부문이 공동으로 탐구를 진행 합니다. 여기서 혁신적인 특성을 찾아내어 확정 지으면, 새로운 기술로 개발 시킵니다.

제 3단계는 완전한 개발과정 입니다. 즉 우리가 찾아낸 특성을 기술로 개발 시키고, 제대로 작용 되게끔 합니다.

제 4단계는 초기 제조과정 단계 입니다. 이 단계 에서는 새로운 기술을 상품으로 만들어 냅니다.  이떄는 개발과 제조를 병행하는 작업이며,  이렇한 작업은 앞으로 다음 스텝핑의 생산품을 더 잘 만들기 위한 작업입니다.

마지막으로 제 5단계는  주문 제조단계 입니다.  바로 제조기술이 상품을 제조할 정도로 형성된 것이며, 앞으로 대량 생산에 들어가게 됩니다.

 

● 32nm는 내년에 곧 나올 것이며, Tick-Tock 방식은 그대로 지속되게 됩니다.


무어의 법칙을 발전시키기 위해서, 인텔은 끊임없이 아이디어를 생각하고 있습니다.  이런것이 바로 앞서 말한 제 1단계 초기연구 단계 이며, 개발단계를 거쳐 재조단계로 이어지게 됩니다.  45nm 기술은 지금으로 부터 이미 1년전 SRAM을 시작으로 양산이 되어 테스트 과정을 거쳤으며, 지금은 32나노 SRAM을 실험생산할 단계 라고 합니다. (위 사진을 참조)

새로운 32나노 SRAM 칩은  전체 밀도가 291M bit 이며, 각 칩의 트랜지스터 수량은 19억개로 이루어 져있고, 여기엔
제 2세대 하이K 금속 게이트 기술이 사용 되었으며,  193nm의 침몰식(浸沒式)의 리소그라피(lithography)기술도 사용 되었습니다. 또한 여기 32나노 SRAM에 사용된 트랜지스터와 트랜지스터의 연결기술은 같은 32나노의 마이크로 프로세서 기술에도 그대로 응용 될 것입니다. 

여기서  마크 T 보어는 인텔 외에 다른 기업들은 32나노 에서 이렇한 SRAM 칩을 인텔과 같은 고밀도로 제조한 적이 아직까지 없다고 말했습니다. 

---

(역자 주) ㅋㅋㅋ 하지만 IBM은.......  관련글 링크 :  

2008/08/19 - IBM이 업계 최초로 22nm SRAM 을 완성, Intel의 강력한 맞수

---

 

마크 T 보어는 말하길,

우리은 지속적으로 2년마다 제조공정과 기술을 개발을 견제를 하고,  이 기술은 적재적소하게 나와 성공을 하였습니다.  07년 우리가 처음 45나노를 출시하고 현재 우리는 45나노 과정중에 있으며, 내년 09년이 되면 이제 32나노가 나오게 될 것입니다.  이떄도 역시 우리은 지금과 같은 성적을 올릴 것이고, 또 앞으로의 2년을 새 기술로 제조할수 있게 됩니다.

우리가 가지고 있는 또하나의 우세한 점은  제조설비 라인을 갖추고 있다는 점 입니다.  제조기술 부터 도구 연마, 패키징 까지의 완벽하게 갖추어져 있습니다. 

이런 우세한 점의 장점은 첫 번째로 우리가 제조하려는 설계를, 설계 과정중에도 제조를 고려할 수 있다는 점이고,
두 번째  장점은 합작을 통해 모든 완성된 기술들과 우리가 출시할 상품들을 최적화 할 수 있다는 점입니다.
세 번째는 우리의 상품을 출시한 후에 빠르게 피드백을 받아 제품을 개선할 수 있다는 점입니다.
네 번째는 아주 빠르게 상품을 출시할 수 있게 된다는 점입니다.

이러한 점이 우리를 언제나 최고의 기술의 자리에 있을수 있게 만들어 주는 것입니다.



-끝-

泡泡网 2008年10月24日 类型:原创 作者:刘强 编辑:刘强